Shift Register와 Circular Queue의 cycle-delay 동등성을 검증한 방법
동일 interface contract, 독립 reference model, expected cycle과 26개 regression check로 RTL architecture를 비교한 기록.
노트 읽기Blog Category
FPGA · RTL · Digital Verification
VHDL·SystemVerilog 설계와 독립 reference model 기반 검증 기록입니다.
하위 카테고리