Week 08
FSM 상태와 전이
내가 남긴 VHDL 소스와 회로도, 파형을 따라 조합논리에서 FSM까지 다시 연결한다.
이번 단위에서 연결한 내용
상태도는 입력에 따른 전이를 시각화하고, 상태 부호화는 그 상태를 플립플롭 비트로 배치한다. 현재 상태와 입력으로 next-state logic을 만들고, 현재 상태 또는 입력 조합으로 output logic을 분리하면 FSM 구조가 선명해진다.
개념 관계 정리
- 상태도
- 상태 부호화
- Next-state logic
- 출력 논리
기술 앵커
세 상태 S0, S1, S2를 00, 01, 10으로 부호화하면 사용하지 않는 11에서 S0로 복귀하는 전이도 정의할 수 있다.
다시 확인하는 방법
각 상태의 입력 0과 1에 대해 다음 상태와 출력을 표로 적고, 모든 상태·입력 조합과 미사용 부호의 복귀 경로가 있는지 점검한다.
과목 전체와 연결하기
전체 12개 중 8번째 단위입니다. 단위 번호는 저장된 설계 흐름을 읽기 좋게 다시 배열한 순서이며 실제 출석 주차표가 아니다.