Week 02
조합논리 설계 절차
내가 남긴 VHDL 소스와 회로도, 파형을 따라 조합논리에서 FSM까지 다시 연결한다.
이번 단위에서 연결한 내용
최소항과 최대항은 진리표를 정규형 식으로 옮기는 출발점이고, 카르노맵은 인접 항을 묶어 논리식을 줄인다. 다만 최소 게이트 식도 경로별 전파 지연이 다르면 순간적인 해저드가 생길 수 있다.
개념 관계 정리
- 최소항과 최대항
- 카르노맵
- 논리 최소화
- 전파 지연
기술 앵커
F(A,B,C) = Σm(1,3,5,7)은 카르노맵에서 네 칸을 한 묶음으로 만들면 F = C로 줄어든다.
다시 확인하는 방법
정규형과 최소화 식의 8개 입력 출력을 대조하고, 입력 하나가 바뀔 때 여러 게이트 경로가 동시에 전환되는지도 살핀다.
과목 전체와 연결하기
전체 12개 중 2번째 단위입니다. 단위 번호는 저장된 설계 흐름을 읽기 좋게 다시 배열한 순서이며 실제 출석 주차표가 아니다.