2-2 · Recovered Original
Controller Logic — VHDL 설계와 Portable Verification
조합회로에서 FSM·범용 시프트 레지스터까지 7개 RTL 블록을 self-checking testbench로 재검증했습니다.
RTL · Machines · Power · Control · RF · Sensors
전자전기공학 전공과목의 설계 조건, 계산식, RTL, 시뮬레이션 결과, 남은 검증 항목을 과목별로 기록했습니다.
원본 소스, portable 검증, 독립 재계산, 기존 결과 화면, 연구 제안을 서로 다른 상태로 표시합니다.
Provenance2-2 · Recovered Original
조합회로에서 FSM·범용 시프트 레지스터까지 7개 RTL 블록을 self-checking testbench로 재검증했습니다.
3-1 · Source-Derived
220/110 V, 900 W, 300 Hz 조건에서 DU·EI·UI 코어를 계산 비교하고 UI-100 설계를 선택했습니다.
3-1 · Source-Derived
분포정수 선로의 Zc·SIL을 재계산하고, PowerWorld 비수렴 결과와 정책 수치를 서로 다른 증거로 분리했습니다.
3-2 · Recovered Original
500 Hz 전류 루프와 25 Hz 속도 루프, 전류 제한·anti-windup·field weakening을 하나의 제어 구조로 정리했습니다.
4-1 · Source-Derived
Microstrip, L-section·single-stub matching, Wilkinson divider, branch-line hybrid를 이론과 기존 Cadence 결과로 비교했습니다.
4-1 · Research Concept
AESA 수집, SAR 복원, physics-conditioned diffusion을 연결한 연구 제안과 단계별 검증 로드맵입니다.
개인정보·학번·로컬 경로·라이선스 종속 원본·제3자 교재는 공개하지 않습니다. 팀 과제의 개인 기여도는 확인 전까지 확정 표현을 사용하지 않습니다.