Engineering Study Track

PADS · PCB 설계

내가 남긴 Decal Wizard와 PPG 회로 화면을 출발점으로 부품·회로도·배치·검사 흐름을 다시 정리한다.

PADS · PCB 설계 트랙 대표 이미지

자료를 고른 기준

PADS 화면은 내가 저장한 작업 화면이다. KiCad와 Siemens 문서는 같은 개념을 비교할 때만 링크로 참고했다.

8 Topics

이 트랙의 하위 페이지

PPG 회로도와 PADS Layout 배치 화면

01

회로도에서 PCB까지의 흐름

먼저 Logic의 net가 Layout의 footprint와 어떻게 이어지는지 정리했다. 회로도 작성, package 연결, netlist 전달, 배치, 배선, 검사 순서로 화면을 다시 읽었다.

OPA2333과 SN74LVC2G07이 포함된 PPG 회로도

02

Part와 Symbol 분리하기

회로도 기호, pin 이름, 전기적 역할과 PCB 형상을 한 객체처럼 생각하면 수정이 꼬인다. 이번에는 logical part와 physical decal을 따로 보고 연결 지점을 적었다.

6-pin SOIC를 설정한 PADS Decal Wizard

03

6-pin SOIC Decal 치수

Decal Wizard에서 pin 수, pitch, pad 폭과 길이, row 간격을 하나씩 확인했다. package 이름만 믿지 않고 datasheet land pattern과 단위를 다시 대조하는 순서로 정리했다.

OPA2333 증폭단과 논리 버퍼가 보이는 PPG 회로

04

PPG Analog Front-End 회로 읽기

OPA2333 주변의 feedback 저항과 capacitor를 따라가며 각 증폭단의 입력·출력을 표시했다. Layout 화면은 배선 완료 결과가 아니라 당시 남은 배치 화면으로 읽었다.

두 IC와 주변 부품을 배치한 PADS Layout 화면

05

부품 배치와 신호 경로

배치는 빈 공간을 채우는 일이 아니라 전류 loop와 민감한 analog 경로를 짧게 만드는 일로 다시 봤다. connector, 증폭단, bypass capacitor 순서로 위치를 점검했다.

치수 확인 영역이 표시된 PADS Decal Wizard 화면

06

Design Rule과 제조 출력물

pad와 mask 치수부터 clearance, drill, outline을 먼저 정리했다. Gerber와 drill 파일은 DRC를 통과한 설계에서 만들어야 하므로 화면만으로 제조 준비가 끝났다고 적지 않았다.

SOIC Decal을 계산하는 PADS 화면

07

PADS Decal과 KiCad Footprint 비교

PADS의 decal과 KiCad의 footprint가 맡는 역할은 비슷하지만 파일 형식과 library 구조는 다르다. 이름을 섞지 않고 pad, pin, courtyard, 3D model 항목을 대응시켰다.

PPG 회로도와 초기 PCB 배치의 전체 화면

08

PPG 보드 화면으로 설계 리뷰하기

마지막에는 회로도와 배치를 나란히 두고 pin mapping, 전원, feedback loop, 부품 방향을 확인했다. 저장된 화면에서 확인되는 단계까지만 적고 제조·실측 결과는 따로 두었다.

함께 본 공식 문서

논문 첫 페이지 미리보기