PLL과 Frequency Synthesis

먼저 던진 질문

송수신 chain을 한꺼번에 외우지 않고 PLL과 Frequency Synthesis의 입출력과 역할부터 떼어 보았다.

PLL과 Frequency Synthesis — 개념 흐름 — 식을 다시 보기 전에 관계를 내 방식으로 먼저 그렸다.

개념을 한 흐름으로 연결하기

핵심은 phase detector, loop filter, VCO, divider가 feedback loop를 이룬다. block 앞뒤의 frequency, impedance, gain/loss, noise, linearity 조건을 표로 적어야 다른 block과 연결할 수 있다.

PLLs
RF block
S-parameter
signal chain

식과 가정 적기

숫자를 대입하기 전에 기준 임피던스, 단위, linear 값인지 dB 값인지부터 적었다.

f_out = N f_refomega_n and damping set loop dynamics

손으로 다시 계산한 예시

fref=10 MHz, N=240이면 ideal fout=2.4 GHz다.

PLL과 Frequency Synthesis — 계산 관계 — RFDH 그림을 복사한 것이 아니라 내가 관계를 설명하려고 다시 그린 도식이며 측정 결과가 아니다.

내 과제·프로젝트와 연결하기

이 block을 내 고주파공학 passive network와 FMCW radar 송수신 흐름에 연결했다. 계산 예시는 source 설명을 바탕으로 다시 계산한 값이며 실제 장비 측정값이 아니다.

고주파공학 과목 허브에서 실제 Cadence 자료 보기

다음에 다시 확인할 점

datasheet의 typical, guaranteed, simulated 조건을 섞지 않는다. frequency, bias, temperature, power level과 port termination이 다른 값을 직접 비교하지 않는다.

읽고 연결한 원문 페이지

RFDH: PLL과 Frequency Synthesis